ztevenreal
En un vuelta asaz inesperado de los acontecimientos, AMD anunció el lunes por la tenebrosidad que había obtenido su primer silicio de 2 nm de clase, un cubo de enredado central (CCD) para su procesador EPYC ‘Venice’ de sexta engendramiento, que se paciencia que se mano el próximo año. El CCD de Venecia es el primer diseño de CPU HPC de la industria que se grabará en la tecnología de proceso N2 de TSMC, destacando la agresiva hoja de ruta de AMD y la preparación del nodo de producción de TSMC.
Se paciencia que el EPYC de sexta engendramiento de AMD se cojín en la microarquitectura Zen 6 de la compañía y se paciencia que se mano en algún momento en 2026. La CPU dependerá de CCDS que se realizará en el proceso de fabricación N2 (Clase 2NM) de TSMC, por lo que es hora de que la compañía obtenga la primera Venice CCDS fuera del FAB. Sin incautación, el hecho de que AMD ya tiene chips de los que puede conversar destaca la larga colaboración entre AMD y TSMC, así como la culminación de los esfuerzos conjuntos para construir chips en una de las tecnologías de proceso más avanzadas que TSMC ha desarrollado hasta la plazo.
Por ahora, AMD no está discutiendo los detalles de sus procesadores o CCD de EPYC ‘Venecia’, aunque el comunicado de prensa de la compañía afirma que el silicio había sido cromo y mencionado, lo que significa que el CCD ha alimentado con éxito y ha apto pruebas y fuerza funcionales básicas.
“TSMC ha sido un socio esencia durante muchos abriles, y nuestra profunda colaboración con sus equipos de I + D y fabricación ha permitido a AMD ofrecer constantemente productos de liderazgo que impulsan los límites de la computación de stop rendimiento”, dijo la Dra. Mújol Su, directora ejecutiva de AMD. “Ser un cliente principal de HPC para el proceso N2 de TSMC y para TSMC Arizona Fab 21 son excelentes ejemplos de cómo estamos trabajando estrechamente juntos para impulsar la innovación y entregar las tecnologías avanzadas que alimentarán el futuro de la informática”.
El N2 de TSMC es la primera tecnología de proceso de la fundición que se podio en los transistores de nanoescos de Gate-All-Around (GAA). La compañía paciencia que su tecnología de fabricación ofrezca una reducción del 24% al 35% en el consumo de energía o un aumento del 15% en el rendimiento a voltaje constante, próximo con un aumento de 1.15x en la densidad del transistor en comparación con la engendramiento mencionado de N3 (Clase 3NM). Estas ganancias son impulsadas principalmente por el nuevo tipo de transistores y el situación de co-optimización de tecnología de diseño N2 Nanoflex N2.
El anuncio de AMD se produce a posteriori de que su archirrival Intel retrasó el propagación de su procesador de Xeon ‘Clearwater Forest’ de próxima engendramiento realizado en su tecnología de fabricación 18A (que rivaliza con el N2 de TSMC) a la primera medio del próximo año.
Por separado, AMD anunció que ha validado con éxito el silicio de su procesador EPYC de chale engendramiento producido por TSMC en su instalación Fab 21 cerca de Phoenix, Arizona. Como resultado, algunas de las CPU EPYC de engendramiento coetáneo de la compañía ahora se pueden producir en los EE. UU.
“Estamos orgullosos de que AMD sea un cliente principal de HPC para nuestra tecnología de proceso destacamento de 2NM (N2) y TSMC Arizona FAB”, dijo el Dr. CC Wei, director ejecutante y presidente de TSMC. “Al trabajar juntos, estamos impulsando una escalera significativa de tecnología que resulta en un mejor rendimiento, eficiencia energética y rendimientos para el silicio de stop rendimiento. Esperamos continuar trabajando estrechamente con AMD para permitir la próxima era de la informática”.
