ztevenreal
El próximo gran brinco en el diseño de CPU no vendrá de adicionar más núcleos, apañarse nodos más pequeños o apilar chiplets adicionales en una CPU. Eso no quiere asegurar que cosas como 3D V-Cache de AMD no sean innovaciones buenas y significativas, pero en existencia no cambia nuestra forma de pensar sobre las CPU.
Sin incautación, la entrega de energía trasera es la única innovación de CPU que efectivamente espero con ansias. Es el tipo de cambio que puede remodelar lo que es posible en términos de rendimiento bruto, refrigeración y eficiencia, no sólo para el mercado empresarial, sino asimismo para los fabricantes y entusiastas de PC.
¿Qué es efectivamente la entrega de potencia trasera?
Importa de dónde obtiene su CPU su energía
En su forma más simple, la entrega de energía desde la parte trasera significa mover la red de entrega de energía (PDN) desde la parte superior de la matriz de silicio con destino a la parte inferior. Esta red de suministro de energía es esencialmente un conjunto de capas y vías metálicas que alimentan electricidad a los transistores. Tradicionalmente, esto se ha enclavado en el mismo costado que la E/S de datos, lo que ha obligado a los ingenieros a hacer concesiones en términos de rendimiento y eficiencia. La potencia de enrutamiento compite con las señales lógicas, y cualquier congestión allí puede provocar resistor y caídas de voltaje, lo que en última instancia limita la densidad.
Al trastornar la entrega de energía con destino a el otro costado, estas compensaciones son mucho menos relevantes. La parte delantero puede ser completamente salida de señal y transistores, mientras que la parte posterior puede entregar energía. Esto ha sido experimentado por empresas como IMEC y TSMC en chips de laboratorio durante un tiempo, pero PowerVia PDN de Intel fue la primera implementación de entrega de energía trasera destinada a los chips comerciales, y aunque se suponía que su inauguración auténtico vendría con el nodo Intel 20A, que se omitió como plataforma de consumo. Sin incautación, eso no significa que no veremos PowerVia en un futuro próximo. La cimentación Panther Lake de Intel con PowerVia, construido en Intel 18Ase lanzará en computadoras portátiles en enero de 2026. Si acertadamente la próxima modernización de escritorio Arrow Lake no incluirá BSPD, las CPU de escritorio Nova Lake que llegarán a fines de 2026 pueden incluir la tecnología. Sin incautación, aún está por hallarse si estos chips se fabrican con Intel 18A.
Por qué esto importa
Los chips de consumo se beneficiarán de esto inmediatamente
La entrega de energía es uno de esos cuellos de botella detrás de campo en el que la mayoría de los entusiastas de las PC nunca piensan, pero define silenciosamente hasta dónde puede medrar una CPU. Cuando cada vatio que utiliza un procesador tiene que alucinar con destino a debajo, lo que potencialmente perturba las señales lógicas, agregando resistor y retraso. Esta es la razón por la que algunos chips de entrada viso pueden alcanzar límites de estabilidad de voltaje mucho antiguamente de alcanzar los límites térmicos.
Tecnologías como PowerVia reducen lo que se conoce como caída de IR, que es la pérdida de voltaje a lo espléndido del camino que toma la energía hasta su destino. Esta viejo eficiencia significa que los transistores funcionan a sus voltajes diseñados de guisa más consistente, entregando relojes más estables. Intel propias pruebas Se observó un aumento del 6 % en las velocidades de temporalizador y una alivio de la caída de voltaje del 30 % en el mismo nodo de proceso con el mismo voltaje, pero con la entrega de energía movida con destino a la parte inferior.
La delantera de la refrigeración asimismo es clara: mover la entrega de energía a la parte trasera deja la deducción para hacer un gran contacto con el IHS, donde el refrigerador de la CPU tendrá contacto directo. En teoría, esto ayudaría a simplificar la refrigeración de la CPU y reduciría los existencias de los picos de voltaje en la refrigeración bajo carga.
El poder trasero asimismo juega muy acertadamente con las futuras tecnologías de apilamiento. Las arquitecturas 3D V-Cache y chiplet actuales se basan en vías a través de silicio y capas de unión especializadas. Con la parte superior de la CPU liberada de su red eléctrica, pudimos ver un efectivo apilamiento de deducción sobre deducción, no solo distinción adicional. Esto podría ser en forma de una capa central de CPU unida directamente a un acelerador de IA o una GPU integrada sin la carencia de un sustrato separado.
Por qué me entusiasma más que la fruncimiento del proceso
Estamos alcanzando los límites físicos del silicio
A medida que los nodos de proceso continúan reduciéndose, el costo de producir una sello viable aumenta considerablemente y, a su vez, ese costo se transmite al consumidor. Adicionalmente de eso, hemos aprehendido los límites de lo que el silicio puede hacer: las longitudes de las puertas se miden en decenas de átomos.
En otras palabras, las enormes ganancias que vimos a lo espléndido de la plazo de 2000 y en la plazo de 2010 ya no existirán en la plazo de 2020, sino que se producirán en gran medida en tecnologías como la entrega de energía trasera para ayudar a aumentar la densidad y la eficiencia, anejo con nuevos diseños de transistores como GAAFET y CintaFET.
Una entrega de energía más limpia puede significar overclocks y subvoltajes más estables, menos picos transitorios que causan fallas o aceleraciones y un comportamiento térmico más consistente. encima de esa lucro de rendimiento de ~6% que vemos en la entrega de energía en movimiento.
Esto podría marcar una gran diferencia en el rendimiento de la CPU
No es tan tangible como el número de núcleos, las arquitecturas completamente nuevas o los aceleradores de IA, pero la entrega de energía trasera es un paso delante genuinamente significativo en el diseño de chips modernos. Se alcahuetería de repensar los límites físicos de cómo se mueve la energía a través de su CPU, y ese es el tipo de cambio que podría permitir otras innovaciones.
