ztevenreal
- SPHBM4 reduce drásticamente el número de pines y al mismo tiempo preserva el rendimiento del ufano de manada de clase hiperescala
- Los sustratos orgánicos reducen los costes de embalaje y relajan las restricciones de ruta en los diseños de HBM
- La serialización traslada la complejidad a las capas de silicio deducción almohadilla y de señalización
La memoria de gran ufano de manada ha evolucionado en torno a interfaces paralelas extremadamente amplias, y esa dilema de diseño ha definido limitaciones tanto de rendimiento como de costo.
HBM3 utiliza 1024 pines, una guarismo que ya supera los límites de los intercaladores de silicio densos y el empaquetado progresista.
La Asociación de Tecnología de Estado Sólido JEDEC está desarrollando una alternativa conocida como Paquete Unificado de Memoria de Parada Encantado de Lado 4 (SPHBM4), que reduce el ufano de la interfaz física preservando al mismo tiempo el rendimiento total.
La interfaz HBM4 duplica la HBM3
La aclaración unificado HBM4 duplica el ufano de la interfaz HBM3 a 2048 pines, con señales digitales que pasan a través de cada contacto para aumentar el rendimiento unido.
Este enfoque de escalera mejoría el ufano de manada, pero incluso aumenta la complejidad del enrutamiento, las demandas de sustrato y los gastos de fabricación, lo que preocupa a los diseñadores de sistemas.
El dispositivo SPHBM4 planeado utiliza 512 pines y se pedestal en una serialización 4:1 mientras opera a una frecuencia de señalización más reincorporación.
En términos de ufano de manada, se dilación que un pin SPHBM4 soporte la carga de trabajo equivalente a cuatro pines HBM4.
Este enfoque desplaza la complejidad del recuento de pines alrededor de la tecnología de señalización y el diseño de deducción almohadilla.
La reducción del número de pines permite un espacio más amplio entre los contactos, lo que afecta directamente las opciones de empaque.
JEDEC afirma que este paso relajado permite la conexión a sustratos orgánicos en circunstancia de intercaladores de silicio.
Los sustratos de silicio admiten densidades de interconexión muy altas con pasos superiores a 10 micrómetros, mientras que los sustratos orgánicos suelen actuar más cerca de 20 micrómetros y su fabricación cuesta menos.
Por lo tanto, el intercalador que conecta la pila de memoria, su matriz deducción almohadilla y un acelerador pasaría de un diseño basado en silicio a un diseño de sustrato orgánico.
Se dilación que los dispositivos HBM4 y SPHBM4 ofrezcan la misma capacidad de memoria por pila, al menos en el nivel de aclaración.
Sin retención, el montaje de sustrato orgánico permite longitudes de canal más largas entre el acelerador y las pilas de memoria.
Esta configuración puede permitir más pilas SPHBM4 por paquete, lo que podría aumentar la capacidad total de memoria en comparación con los diseños HBM4 convencionales.
Conseguir este resultado requiere una matriz deducción almohadilla rediseñada, ya que las pilas de memoria SPHBM4 implican una reducción del número de pines de cuatro a uno en relación con HBM4.
HBM no es una memoria de uso militar y no está destinada a sistemas de consumo.
Sus casos de uso siguen concentrados en aceleradores de IA, informática de parada rendimiento y GPU en centros de datos operados por hiperescaladores.
Estos compradores trabajan a escalas en las que el ufano de manada de la memoria afecta directamente la eficiencia de los ingresos, lo que justifica la inversión continua en costosas tecnologías de memoria.
SPHBM4 no altera este maniquí de uso, ya que preserva el ufano de manada y la capacidad de clase HBM al tiempo que optimiza las estructuras de costos a nivel del sistema que son importantes principalmente para las implementaciones a hiperescala.
A pesar de las referencias a un último costo, SPHBM4 no indica un camino alrededor de los mercados de RAM de consumo.
Incluso con sustratos orgánicos, SPHBM4 sigue siendo una memoria apilada con una almohadilla deducción especializada y un rígido ajuste a los aceleradores.
Estas características no se alinean con las arquitecturas de memoria de consumo basadas en DIMM, las expectativas de precios o los diseños de placas almohadilla.
Cualquier reducción de costos se aplica en el interior del propio ecosistema de HBM y no en todo el mercado de memoria en militar.
Sin retención, para que SPHBM4 se convierta en un unificado viable, se requiere el apoyo de los principales proveedores.
“Los miembros de JEDEC están dando forma activamente a los estándares que definirán los módulos de próxima reproducción para su uso en centros de datos de IA…”, dijo Mian Quddus, presidente de la concilio directiva de JEDEC.
Los principales proveedores, incluidos Micron, Samsung y SK Hynix, son miembros de JEDEC y ya están desarrollando tecnologías HBM4E.
“Nuestra decisión de interconexión #NuLink D2D/D2M ha demostrado la capacidad de alcanzar 4 TB/s de ufano de manada en un paquete unificado, que es hasta el doble del ufano de manada requerido por… el unificado HBM4, por lo que esperamos servirse el trabajo que JEDEC ha realizado con SPHBM4…” dijo Eliyan, una empresa de semiconductores de matriz deducción básica.
A través de Bloques y archivos
Siga TechRadar en Google News y agréganos como fuente preferida para tomar parte, reseñas y opiniones de nuestros expertos en sus feeds. ¡Asegúrate de hacer clic en el interruptor Seguir!
Y por supuesto incluso puedes Siga TechRadar en TikTok para parte, reseñas, unboxings en forma de video y reciba actualizaciones periódicas de nuestra parte en WhatsApp incluso.
