
Rapidus de Japón se está preparando para comenzar a rivalizar con los clientes avanzados de TSMC con su tecnología de proceso de clase de 2 Nm en algún momento en 2027, con algunas salsa secreta que implican envases avanzados en la misma instalación, acelerando así el ciclo de producción. Sin retención, Pat Gelsinger, un ex director ejecutante de Intel, dice que Rapidus debería ofrecer poco más allá de la producción simplificada, poco singular, según el Japan Times.
“Aplaudimos los esfuerzos de Japón para traer a Rapidus al mercado”, dijo Gelsinger en una conferencia de prensa en Tokio, respondiendo a una pregunta sobre el potencial de Rapidus, según Japan Times. “Sin retención, todavía diríamos que Rapidus necesita algunas tecnologías diferenciadoras fundamentales, porque si están tratando de ponerse al día con un TSMC acertadamente ejecutante sin algunas capacidades de brinco, creemos que es un camino muy difícil”.
Una característica monopolio que Rapidus tiene la intención de ofrecer en comparación con otros productores importantes como Samsung, Intel y TSMC está completamente automatizado de empaquetado integrado en el interior del mismo sitio que la fabricación de obleas, lo que podría acortar los plazos de producción. Sin retención, esta capacidad no estará activa de inmediato, ya que la etapa auténtico del FAB solo incluirá la fabricación piloto de obleas sin servicios de empaque.
Rapidus está a punto de comenzar la producción de obleas de pruebas utilizando su tecnología de proceso de 2NM, que se pedestal en transistores de puerta de puerta y tiene como objetivo comenzar a tramar semiconductores de suspensión prominencia utilizando este nodo para 2027. La compañía tiene como objetivo entregar las primeras obleas de muestra por julio y proporcionar a los clientes tempranos con herramientas de diseño para ayudarlos a construir prototipos.
Rapidys ha establecido las máquinas de impresión EUV y DUV de ASML en el interior de su innovadora integración para las instalaciones de fabricación en Chitose, Hokkaido. Estos sistemas se instalaron a fines del año pasado, y el tesina probablemente ha rematado el hito operante temprano necesario para comenzar las ejecuciones piloto, aunque Ni Rapidus ni ASML han anunciado el primer hito activo a la mujer.
Por otra parte, Rapidus está estableciendo un centro de investigación, llamado Rapidus Chiplet Solutions, en la ubicación de Chitososa de Seiko Epson, adyacente a la instalación central. Los preparativos han estado en marcha desde octubre de 2024, y la instalación de equipos está programada para comenzar este mes. El sitio se centrará en ampliar el trabajo posterior a la fabricación, incluido el expansión de capas de redistribución, procesos de empaque 3D, herramientas de diseño de ensamblaje y métodos para probar troqueles conocidos (es sostener, módulos HBM).
Seguir Hardware de Tom en Google News Para obtener nuestras parte, disección y revisiones actualizadas en sus feeds. Asegúrese de hacer clic en el botonadura Forzar.





